DB-E803 EDA/SOPC綜合實驗系統
(參考圖)
EDA/SOPC綜合實驗系統是一款基于Altera公司最新的CycloneIV 系列 FPGA的高端實驗開發平臺。獨有的GUI人機操作界面、采用系統底板+核心板+2塊擴展板的靈活設計，并配備有20多種傳感器和擴展模塊供選擇。
一、開發平臺特性
1、GUI軟件操作界面
獨家采用GUI人機操作界面，開機可顯示溫度、時間和設備信息等。整合
開發平臺上的硬件資源，點擊子菜單中相關實驗，液晶屏可與開發平臺同步運行，提高學生動手興趣和積極性，通過對設備各模塊的檢測和實驗的演示，方便老師培訓和設備檢修。
2、模塊化的靈活設計
開發平臺采用系統底板+核心板+擴展板的設計方法，通過選擇不同的核心
板和擴展板構成不同功能的開發平臺。能最大限度的滿足用戶的性能需求。模塊化的設計能使用戶對系統設計有清晰的認識。
二、開發平臺硬件資源
(1)NIOSII-EP4CE40 FPGA核心板
1)核心板采用10層高精度PCB設計，系統運行更加穩定、可靠。
2)主芯片采用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電路高達360萬門。
3)FPGA配置芯片采用EPCS16，容量高達16M BIT，擦寫次數高達上萬次。
4)提供JTAG編程模式。
5)核心板板載USB-Blaster電纜；只需要一根USB線就可以對核心板進行程序下載。
6)一路50M高速、穩定的時鐘源。
7)一路系統復位電路。
8)系統電源管理模塊能夠提供+5V、+3)3V、+2)5V、1)2V等多種不同電壓的電源輸出供系統使用。
9)提供兩路SRAM，芯片采用IDT71V416-10P。容量高達256K*32BIT。
10)一路FLASH 芯片采用AM29L128M。容量高過16M*8BIT。
11)一路16M*16BIT SDRAM。
12)系統提供四位通用的復位按鍵和四位通用的發光管和一個靜態七段碼管顯示。
13)核心板提供與核心板其它資源不復用的190個以上的IO供用戶二次開發使用。
(2)EDA/SOPC系統板
1)標配800*600 16位 TFT彩色LCD顯示。用戶可更換不同規格的顯示屏和觸摸屏。
2)1個模擬信號發生器模塊，可提供頻率、幅度均可調的正弦波、三角波、鋸齒波、方波等信號波形。
3)1個數字時鐘輸出模塊，可提供24M至1HZ的數字脈沖信號。
4)1個雙道道10位高速并行ADC接口模塊，速度高達40 Msps。
5)1個雙道道10位高速并行DAC接口模塊速度高達33 Msps。
6)1個串行A/D轉換接口。
7)1個串行D/A轉換接口。
8)1個VGA接口模塊。
9)1個UART串行通迅模塊。
10)1個USB Device設備接口。
11)1個USB Host主機接口。
12)1個Ethernet10M/100M高速接口模塊。
13)SD卡接口模塊
14)2個PS2接口模塊，可以接鍵盤或鼠標。
15)1個I2C接口的E2PROM，型號為AT24C08N。
16)1個音頻CODEC模塊（立體聲雙通道輸出）。
17)1個音頻喇叭輸出模塊。
18)1個RTC實時時鐘芯片，具有時鐘掉電保護、電池在線式充電功能。
19)12個撥動開關和12個按鍵開關輸入
20)12個發光LED顯示。
21)1個八位七段碼管顯示模塊。
22)16x16矩陣led點陣顯示模塊。
23)4X4矩陣鍵輸入模塊
24)1個電壓控制的直流電機和1個四相的步進電機模塊。
25)1個數字溫度傳感和1個霍爾傳感器模塊。
26)HH—EXT高速接口模塊。
27)多路電源輸出（均帶過流、過壓保護）。
三、實驗項目
一.EDA實驗與電子設計競賽實驗內容：
1)簡單的QUARTUSII實例設計
2)基于VHDL格雷碼編碼器的設計
3)含異步清零和使能的加法計數器
4)八位七段數碼管顯示電路的設計
5)數控分頻器的設計
6)圖形和VHDL混合輸入電路設計
7)步長可變的加減計數器的設計
8)四位并行乘法器的設計
9)設計四位全加器
10)可控脈沖發生器的設計
11)基本觸發器的設計
13)12)矩陣鍵盤顯示電路的設計
14)16*16點陣顯示實驗
15)直流電機的測速實驗
16)步進電機驅動控制
17)PS2接口鍵盤顯示實驗
18)VGA彩條信號發生器的設計
19)用VHDL設計七人表決器
20)用VHDL設計四人搶答器
21)正負脈寬調制信號發生器設計
22)數字頻率計的設計
23)多功能數字鐘的設計
24)數字秒表的設計
25)出租車計費器的設計
26)基于VHDL數碼鎖的設計
27)PS2鼠標編碼設計
28)SPI串行AD/DA轉換器的設計
29)DDS信號發生器的設計
30)序列檢測器的設計
31)偽隨機數發生器的設計
32)八位數據鎖存器的設計
33)最高優先編碼器的設計
34)解復用器的設計
35)帶同步復位的狀態機的設計
36)嵌入式邏輯分析儀的使用
37)SPI串口內核的實現
二.NIOSII32位處理器示例實驗
1)最簡單NIOSII系統設計
2)DSP Builder 設計應用示例實驗
3)從DSP Builder到HDL——基于DSP Builder的信號發生器
4)從DSP Builder到SOPC Builder——軟件控制的Chirp信號發生器
5)IP核在DSP Builder下的使用——以FFT核為例
6)高速AD和高速DA實驗
7)UART串口通迅實驗
8)基于IIC的EEPROM讀寫實驗
9)1-WIRE數字溫度計的設計
10)PIO輸入-開關信號的讀取實驗
11)基于Timer IP核的定時器的設計
12)矩陣鍵盤與數碼管顯示實驗
13)Nor Flash編程實驗
14)PIO外部中斷按鍵開關實驗
15)帶外部SRAM的NIOSII系統設計
16)串行AD/DA轉換實驗
17)SDRAM讀寫操作實驗
18)彩色LCD液晶顯示實驗
19)觸摸屏控制實驗
20)RTC實時時鐘實驗
21)音頻Code實驗
22)USB枚舉實驗
23)PS/2鍵盤顯示實驗
24)PS/2鼠標控制實驗
25)讀SD卡實驗
三.綜合開發實驗
1)網絡WEB控制實驗
2)點陣顯示屏的設計
3)直流電機閉環調速的設計
4)USB接口文本閱讀器的設計
5)簡易數字示波器設計
6)簡易頻譜分析儀設計
7)基于UART通信液晶顯示實驗
8)基于UART通信BMP圖形顯示實驗
9)FAT32文件系統讀SD卡實驗
10)FAT32文件系統寫SD卡實驗
11)FAT32文件讀寫-拼音輸入法的設計
12)彩色液晶原理與繪圖應用實驗
13)基于NIOSII貪食蛇游戲設計實驗
14)基于NIOSII計算器設計實驗
15)在niosII上運行uC/OS系統
16)在niosII上運行uClinux系統
一、開發平臺特性
1、GUI軟件操作界面
獨家采用GUI人機操作界面，開機可顯示溫度、時間和設備信息等。整合
開發平臺上的硬件資源，點擊子菜單中相關實驗，液晶屏可與開發平臺同步運行，提高學生動手興趣和積極性，通過對設備各模塊的檢測和實驗的演示，方便老師培訓和設備檢修。
2、模塊化的靈活設計
開發平臺采用系統底板+核心板+擴展板的設計方法，通過選擇不同的核心
板和擴展板構成不同功能的開發平臺。能最大限度的滿足用戶的性能需求。模塊化的設計能使用戶對系統設計有清晰的認識。
二、開發平臺硬件資源
(1)NIOSII-EP4CE40 FPGA核心板
1)核心板采用10層高精度PCB設計，系統運行更加穩定、可靠。
2)主芯片采用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電路高達360萬門。
3)FPGA配置芯片采用EPCS16，容量高達16M BIT，擦寫次數高達上萬次。
4)提供JTAG編程模式。
5)核心板板載USB-Blaster電纜；只需要一根USB線就可以對核心板進行程序下載。
6)一路50M高速、穩定的時鐘源。
7)一路系統復位電路。
8)系統電源管理模塊能夠提供+5V、+3)3V、+2)5V、1)2V等多種不同電壓的電源輸出供系統使用。
9)提供兩路SRAM，芯片采用IDT71V416-10P。容量高達256K*32BIT。
10)一路FLASH 芯片采用AM29L128M。容量高過16M*8BIT。
11)一路16M*16BIT SDRAM。
12)系統提供四位通用的復位按鍵和四位通用的發光管和一個靜態七段碼管顯示。
13)核心板提供與核心板其它資源不復用的190個以上的IO供用戶二次開發使用。
(2)EDA/SOPC系統板
1)標配800*600 16位 TFT彩色LCD顯示。用戶可更換不同規格的顯示屏和觸摸屏。
2)1個模擬信號發生器模塊，可提供頻率、幅度均可調的正弦波、三角波、鋸齒波、方波等信號波形。
3)1個數字時鐘輸出模塊，可提供24M至1HZ的數字脈沖信號。
4)1個雙道道10位高速并行ADC接口模塊，速度高達40 Msps。
5)1個雙道道10位高速并行DAC接口模塊速度高達33 Msps。
6)1個串行A/D轉換接口。
7)1個串行D/A轉換接口。
8)1個VGA接口模塊。
9)1個UART串行通迅模塊。
10)1個USB Device設備接口。
11)1個USB Host主機接口。
12)1個Ethernet10M/100M高速接口模塊。
13)SD卡接口模塊
14)2個PS2接口模塊，可以接鍵盤或鼠標。
15)1個I2C接口的E2PROM，型號為AT24C08N。
16)1個音頻CODEC模塊（立體聲雙通道輸出）。
17)1個音頻喇叭輸出模塊。
18)1個RTC實時時鐘芯片，具有時鐘掉電保護、電池在線式充電功能。
19)12個撥動開關和12個按鍵開關輸入
20)12個發光LED顯示。
21)1個八位七段碼管顯示模塊。
22)16x16矩陣led點陣顯示模塊。
23)4X4矩陣鍵輸入模塊
24)1個電壓控制的直流電機和1個四相的步進電機模塊。
25)1個數字溫度傳感和1個霍爾傳感器模塊。
26)HH—EXT高速接口模塊。
27)多路電源輸出（均帶過流、過壓保護）。
三、實驗項目
一.EDA實驗與電子設計競賽實驗內容：
1)簡單的QUARTUSII實例設計
2)基于VHDL格雷碼編碼器的設計
3)含異步清零和使能的加法計數器
4)八位七段數碼管顯示電路的設計
5)數控分頻器的設計
6)圖形和VHDL混合輸入電路設計
7)步長可變的加減計數器的設計
8)四位并行乘法器的設計
9)設計四位全加器
10)可控脈沖發生器的設計
11)基本觸發器的設計
13)12)矩陣鍵盤顯示電路的設計
14)16*16點陣顯示實驗
15)直流電機的測速實驗
16)步進電機驅動控制
17)PS2接口鍵盤顯示實驗
18)VGA彩條信號發生器的設計
19)用VHDL設計七人表決器
20)用VHDL設計四人搶答器
21)正負脈寬調制信號發生器設計
22)數字頻率計的設計
23)多功能數字鐘的設計
24)數字秒表的設計
25)出租車計費器的設計
26)基于VHDL數碼鎖的設計
27)PS2鼠標編碼設計
28)SPI串行AD/DA轉換器的設計
29)DDS信號發生器的設計
30)序列檢測器的設計
31)偽隨機數發生器的設計
32)八位數據鎖存器的設計
33)最高優先編碼器的設計
34)解復用器的設計
35)帶同步復位的狀態機的設計
36)嵌入式邏輯分析儀的使用
37)SPI串口內核的實現
二.NIOSII32位處理器示例實驗
1)最簡單NIOSII系統設計
2)DSP Builder 設計應用示例實驗
3)從DSP Builder到HDL——基于DSP Builder的信號發生器
4)從DSP Builder到SOPC Builder——軟件控制的Chirp信號發生器
5)IP核在DSP Builder下的使用——以FFT核為例
6)高速AD和高速DA實驗
7)UART串口通迅實驗
8)基于IIC的EEPROM讀寫實驗
9)1-WIRE數字溫度計的設計
10)PIO輸入-開關信號的讀取實驗
11)基于Timer IP核的定時器的設計
12)矩陣鍵盤與數碼管顯示實驗
13)Nor Flash編程實驗
14)PIO外部中斷按鍵開關實驗
15)帶外部SRAM的NIOSII系統設計
16)串行AD/DA轉換實驗
17)SDRAM讀寫操作實驗
18)彩色LCD液晶顯示實驗
19)觸摸屏控制實驗
20)RTC實時時鐘實驗
21)音頻Code實驗
22)USB枚舉實驗
23)PS/2鍵盤顯示實驗
24)PS/2鼠標控制實驗
25)讀SD卡實驗
三.綜合開發實驗
1)網絡WEB控制實驗
2)點陣顯示屏的設計
3)直流電機閉環調速的設計
4)USB接口文本閱讀器的設計
5)簡易數字示波器設計
6)簡易頻譜分析儀設計
7)基于UART通信液晶顯示實驗
8)基于UART通信BMP圖形顯示實驗
9)FAT32文件系統讀SD卡實驗
10)FAT32文件系統寫SD卡實驗
11)FAT32文件讀寫-拼音輸入法的設計
12)彩色液晶原理與繪圖應用實驗
13)基于NIOSII貪食蛇游戲設計實驗
14)基于NIOSII計算器設計實驗
15)在niosII上運行uC/OS系統
16)在niosII上運行uClinux系統